日本领先的半导体材料制造商正通过一系列战略举措，积极研发1纳米芯片生产的关键组件，力图在下一代半导体技术领域占据领先地位。

大日本印刷公司（DNP）在开发1纳米级半导体光掩模方面取得了重要进展，并已开始向设备制造商提供样品，目标是在2030年后实现量产。该公司的突破得益于与比利时微电子研究机构Imec的战略合作，双方共同致力于高数值孔径极紫外（EUV）曝光设备的光掩模技术研发。

通过采用先进的电子束光刻技术和优化材料配方，DNP成功建立了最佳的制造工艺。其未来发展规划包括在2027财年启动2纳米光掩模的量产，届时将与日本国内芯片制造商Rapidus的2纳米芯片生产时间表相匹配。DNP预计，全球外部光掩模市场将在2027年扩大40%，总值将达到26.7亿美元。

另一家日本领先的材料制造商凸版印刷（Toppan）也在2023年开始向IBM供应2纳米光掩模，并计划在2026财年实现量产。Toppan与Imec及IBM建立了战略合作关系，旨在共同探索光掩模技术的高级应用。

富士胶片则通过推进1纳米芯片生产所必需的光刻胶材料，为半导体产业生态系统做出了重要贡献，并已承诺投资130亿日元建设新的研发中心。为了支持这些私营部门的举措，日本教育部也拨款40亿日元用于2025年的下一代半导体研发。

DNP的2纳米及更先进代光掩模技术
2024年12月12日，大日本印刷（DNP）宣布成功解决了2纳米及更先进工艺中逻辑半导体光掩模所需的精细图案，并使其兼容EUV光刻技术。DNP还完成了与高数值孔径（NA）EUV光刻兼容的光掩模的基本评估，并已开始向半导体开发联盟、设备制造商和材料供应商提供样品进行评估。

近年来，随着EUV光源在尖端逻辑半导体生产中的逐步量产，DNP也在不断推进EUV光刻光掩模制造工艺的发展。2023年，DNP成功完成了3纳米一代EUV光刻光掩模的制造工艺开发，并在2024年3月宣布启动2纳米逻辑半导体光掩模制造工艺的全面开发。作为Rapidus参与的新能源产业技术综合开发机构（NEDO）的分包商，DNP计划生产用于先进逻辑半导体开发的光掩模，解决与生产工艺相关的技术挑战。

此次，DNP成功实现了2纳米及更先进代工艺所需的精细图案解析，并使其兼容EUV光刻技术。在2纳米及之后的工艺中，与3纳米工艺相比，图案尺寸需缩小20%以上，且形状更加复杂，不仅限于传统的线性或矩形图案，甚至包括弯曲图案。这要求光掩模在同一模版上解析各种复杂图案。为了应对这些挑战，DNP通过在已有3纳米工艺的基础上进行反复改进，成功实现了2纳米及后续代工艺所需的图案分辨率。

此外，DNP还完成了与高数值孔径（NA）EUV光刻兼容的光掩模的基本评估，这些光掩模正在考虑应用于2纳米及后续代的半导体生产，并已开始提供样品进行评估。相比常规EUV光刻，高NA-EUV光刻对光掩模的精度要求更高，制造工艺更加精细。DNP已开发出一套与常规EUV光刻光掩模不同的制造工艺流程，并在此基础上进行了优化。

DNP计划继续优化生产技术，以提高良率，并计划于2027财年开始为2纳米代逻辑半导体提供量产光掩模。同时，DNP将与Imec继续深化合作，推动1纳米一代光掩模技术的发展。

DNP表示：“我们将继续与国际半导体行业的各合作伙伴携手，推动行业发展，并为日本半导体产业的进一步发展贡献力量。”